新闻摘要：Cadence第三代UCIe IP通过台积电N3P流片，带宽达64Gbps
核心事件
12月23日消息，Cadence（楷登电子）于12月17日成功使用台积电N3P先进制程流片其第三代UCIe IP解决方案，每通道带宽达到64Gbps，并通过测试眼图验证性能（配图说明）。
UCIe技术与参数
- 定义：UCIe是芯粒（Chiplet）间高速互联的通用规范，分标准封装和先进封装（UCIe-A） 两种版本。
- 带宽密度：
- 标准封装下：边缘带宽密度3.6Tbps/mm；
- 先进封装下：进一步提升至21.08Tbps/mm。
技术优化与应用
- 场景：针对AI/HPC（人工智能/高性能计算） 应用优化；
- 协议支持：兼容AXI、CXS、CHI-C2C、PCIe、CXL.io等协议；
- 集成能力：可与高速物理层（PHY）无缝集成。
关键信息速览
| 维度 | 详情 |
|---|---|
| 制程工艺 | 台积电N3P先进制程 |
| 带宽指标 | 第三代UCIe IP每通道64Gbps |
| 封装版本 | 标准封装（3.6Tbps/mm）、先进封装（21.08Tbps/mm） |
| 应用场景 | AI、HPC |
| 协议支持 | AXI、CXS、CHI-C2C、PCIe、CXL.io |
（注：文内含对外跳转链接，结果仅供参考，leyunetwork所有文章均包含本声明。）
